广昌资讯网
当前位置:主页>热点专题>
碳纳米管可造芯片,MIT研究登Nature,能运行hello world
来源:iamfortuju.com  阅读量:976

原标题:碳纳米管可以制成芯片,麻省理工学院研究自然,可以运行你好世界

随着摩尔定律的终结,人们一直在探索芯片开发的新方向,其中之一就是用碳纳米管取代硅。然而,由于高纯度和工艺要求,目前的碳纳米管不能用于制造芯片处理器。然而,最近,麻省理工学院的团队提出了一种新的碳纳米管芯片制造技术,可以将纯度要求降低四个数量级,制造的碳纳米管芯片可以运行“Hello World”计划。

经过多年的努力,麻省理工学院的研究人员克服了芯片设计和制造的许多挑战,使用碳纳米管构建了现代微处理器。该微处理器比传统硅芯片更快,更节能。

该研究最近已经推出《Nature》,它可以使用传统的硅芯片制造工艺,代表碳纳米管微处理器向更实用的方向发展。

链接到论文:

图例:碳纳米管粘合的晶圆,每个都有32个芯片。

硅晶体管已经在计算机行业中存在了数十年,它们是在1和0之间切换的关键微处理器组件,并且这种切换代表了计算能力。正如摩尔定律预测的那样,该行业每隔几年就可以缩小晶体管的尺寸,并将更多的晶体管集成到芯片上,以满足不断增长的计算需求。但许多专家预测,晶体管的尺寸将停止萎缩,并且将变得越来越低效。

制造碳纳米管场效应晶体管(CNFET)已成为下一代计算机的主要目标。研究表明,CNFET可以将能效提高约10倍,并且比硅更快。然而,当大规模生产时,碳晶体管通常具有许多影响性能的缺陷,因此实际上仍然难以使用。

该碳纳米芯片由麻省理工学院设计,是一个16位微处理器,具有14,000个CNFET,可以克服这些缺陷,其程度与商用微处理器相同。他们的论文发表在《Nature》,详细解释了微处理器的设计,包含70多页制造细节。

微处理器主要基于RISC-V开源芯片架构,该架构具有微处理器可以执行的一组指令。研究人员构建的微处理器可以准确地执行整套指令,并尝试执行经典的“Hello World!”。节目,打印“Hello,World!我是RV16XNano,由CNT制成”。

图1:RV16X-NANO的示意图,其中a是RV16X-NANO芯片的图像,b是按比例渲染的RV16X-NANO 3D物理布局。

由于纯度不够,请尽量减少“杂质”的影响

该微处理器基于六年前由Shulaker等研究人员设计的先前版本,该数据只有178个CNFET运行在一位数据上。从那以后,Shulker和他在麻省理工学院的同事们开始着手解决生产处理器的三大挑战:材料缺陷,工艺缺陷和功能问题。

Shulker说,碳纳米管固有的缺陷多年来一直是该领域的“祸根”。理想地,CNFET需要半导体特性来实现导电开关。然而,不可避免的是,材料中总会存在一些杂质,即,一小部分碳纳米管是金属的,这将减缓或阻止纳米管的导电性。为了克服这些问题,碳纳米管的纯度高达99.%,这在今天几乎是不可能实现的。

由于难以实现纯度,研究人员只是在寻找减少或消除这些金属碳纳米管效应的方法。他们提出了一种名为DREAM的技术(设计针对金属CNT的弹性),该技术以消除其对计算的影响的方式处理金属碳纳米管。使用这种技术,他们将碳纳米芯片的纯度要求降低了四个数量级(即10,000倍),这意味着纯度仅为99.99%,而今天的技术可以做到这一点。

设计电路需要一个连接到晶体管的不同逻辑门库,可以组合起来创建加法器和乘法器,就像将字母组合成单词一样。研究人员发现,这些金属碳纳米管对这些逻辑门的不同对具有不同的影响。例如,来自门A的金属碳纳米管可能破坏A和B之间的连接。然而,B门中的几个金属碳纳米管可能对上述连接没有影响。

在芯片设计中,有许多方法可以用代码模拟电路。研究人员发现了对所有金属碳纳米管都具有强大/不稳定性的不同浇口组合。然后,他们定制了芯片设计程序,以自动学习如何最大限度地减少金属碳纳米管的影响。在设计芯片时,程序只需要利用这些强大的组合。

制作过程

CNFET的制造工艺如下:首先,将溶液中的碳纳米管放置在预先设计的结构的晶片上。然而,一些碳纳米管不可避免地随机组合在一起形成巨大的质量,如意大利面,这会导致芯片污染。

为了清除这种污染,研究人员发明了一种名为RINSE的方法,该方法“通过选择性剥离去除生长的碳纳米管”。在将碳纳米管放置在晶片上之前,对晶片进行预处理并施加试剂以增强碳纳米管的粘附性。然后用特定聚合物包裹晶片,然后浸入溶剂中。该溶剂洗去聚合物并且仅带走大的附聚物。单个碳纳米管不受影响。与类似方法相比,该技术可以将芯片上的颗粒密度降低250倍。

图例:五层芯片的制造工艺。

最后,研究人员解决了CNFET常见的功能问题。二进制计算需要两个晶体管:“N”在1位通过时导通,在0位通过时截止; “P”正好相反。通常,这两种类型的碳纳米管的制造具有挑战性,并且所得到的晶体管性能好坏。为了解决这个问题,研究人员开发了一种名为MIXED的技术,“金属表面工程和静电掺杂交叉”,它可以精确地调整和优化晶体管的功能。

该技术是通过研究人员将特定金属(如铂或钛)附着到每个晶体管以将晶体管修改为P或N类型的事实来实现的。然后,他们使用原子层沉积将CNFET封装在氧化物中,使它们能够根据具体应用定制晶体管的特性。例如,服务器上所需的晶体管必须快速,当然还要耗能。但是在可穿戴或医疗植入设备上,需要更慢,更低功率的晶体管。

这种方法的主要目标是使芯片能够进入实际应用。为此,研究人员现在开始将这些制造工艺应用于硅芯片制造工厂。该研究由国防高级研究计划局(DARPA)资助。虽然没有人能分辨出碳纳米芯片的上市时间,但Shulaker表示这可以在五年内实现。

“我们认为这不是一个可能无法解决的问题,而是一个何时会实现的问题,”他说。

该论文的共同作者Max M. Shulaker说:“这是迄今为止最先进的芯片,它利用了新兴的纳米技术,在性能和能耗方面表现出色。如果我们希望继续取得进展,硅片是有限的在计算方面,碳纳米管是克服硅材料局限性的最有前景的方法。这篇自然纸完全改变了我们使用碳纳米管制造芯片的方式。“

启动对摩尔定律的最终影响

在改进工艺的道路上,新工艺一直很困难,使用新的芯片材料可能是未来的正确方向。几天前,Front Desk Power也在HotChips会议上提出了类似的观点。

“毫无疑问,摩尔定律仍然有效且状况良好。它没有死亡,没有减速,也没有生病。”台积电研发副总裁兼技术研究副总裁Philip Wong在HotChips会议上的一次特别演讲中表示。

台积电认为,就未来的技术路线而言,碳纳米管(1.2纳米规模)和二维层状材料等新方向可以使晶体管更快更小;同时,相变存储器(PRAM),旋转扭矩传递随机存取存储器(STT-RAM)等将直接与处理器封装在一起,以减小数据传输的大小和速度;除了3D堆叠封装技术。

台积电甚至预测,到2050年,晶体管将进入氢原子尺度,或0.1纳米。

参考链接:

本文是机器报告的核心,请联系公众号进行授权。回到搜狐看看更多

负责编辑:

2019-08-29 11: 55

来源:同步机器的心脏

原标题:碳纳米管可以制成芯片,麻省理工学院研究自然,可以运行你好世界

随着摩尔定律的终结,人们一直在探索芯片开发的新方向,其中之一就是用碳纳米管取代硅。然而,由于高纯度和工艺要求,碳纳米管不能用于制造芯片处理器。但最近,麻省理工学院的团队提出了一种新的碳纳米管芯片制造技术,可以将纯度要求降低四个数量级,碳纳米管芯片可以运行Hello World程序。

经过多年努力,麻省理工学院的研究人员克服了芯片设计和制造方面的诸多挑战,并使用碳纳米管构建了一个现代微处理器该微处理器比传统硅芯片更快,更节能。

最近,该研究还出现在《Nature》,它可以使用传统的硅芯片制造工艺,代表碳纳米管微处理器的方向朝着更加实用的方向发展。

论文链接:

注:碳纳米管晶圆,每个晶圆32个芯片。

数十年来,硅晶体管一直在计算机行业中运行。它们是在1和0之间切换的关键微处理器组件,代表计算能力。正如摩尔定律预测的那样,该行业每隔几年就可以减小晶体管的尺寸,并将更多的晶体管集成到芯片中,以满足不断增长的计算需求。但许多专家预测晶体管将停止萎缩并变得越来越低效。

制造碳纳米管场效应晶体管(CNFET)已成为下一代计算机的主要目标。研究表明,CNFET可以将能效提高约10倍,并且比硅更快。然而,当大规模生产时,碳晶体管通常具有许多影响性能的缺陷,因此实际上仍然难以使用。

该碳纳米芯片由麻省理工学院设计,是一个16位微处理器,具有14,000个CNFET,可以克服这些缺陷,其程度与商用微处理器相同。他们的论文发表在《Nature》,详细解释了微处理器的设计,包含70多页制造细节。

微处理器主要基于RISC-V开源芯片架构,该架构具有微处理器可以执行的一组指令。研究人员构建的微处理器可以准确地执行整套指令,并尝试执行经典的“Hello World!”。节目,打印“Hello,World!我是RV16XNano,由CNT制成”。

图1:RV16X-NANO的示意图,其中a是RV16X-NANO芯片的图像,b是按比例渲染的RV16X-NANO 3D物理布局。

由于纯度不够,请尽量减少“杂质”的影响

该微处理器基于六年前由Shulaker等研究人员设计的先前版本,该数据只有178个CNFET运行在一位数据上。从那以后,Shulker和他在麻省理工学院的同事们开始着手解决生产处理器的三大挑战:材料缺陷,工艺缺陷和功能问题。

Shulaker说,多年来,碳纳米管的固有缺陷一直是该领域的一个主要“诅咒”。理想地,CNFET需要半导体特性来实现导电开关。但不可避免地,材料中总会存在一些杂质,即碳纳米管的一小部分是金属的,这将减缓或阻止纳米管的导电性转换。为了克服这些问题,碳纳米管的纯度应达到99.9999%,这几乎是不可能实现的。

由于难以实现纯度,研究人员已经找到了一种新方法来思考如何削弱或消除这些金属碳纳米管的影响。他们提出了一种名为DREAM的技术(针对金属CNT的设计弹性),它以某种方式处理金属碳纳米管以消除它们对计算的影响。使用这种技术,他们将碳纳米管的纯度要求降低了四个数量级(10,000倍),也就是说,只能达到99.99%的纯度,这可以通过现有技术实现。

设计电路需要连接到晶体管的不同逻辑门库,可以组合起来创建加法器和乘法器,就像字母组合成字一样。研究人员发现,这些金属碳纳米管对这些栅极的不同对具有不同的影响。例如,栅极A中的金属碳纳米管可能破坏A和B之间的连接。然而,栅极B中的若干金属碳纳米管可能对上述连接没有影响。

在芯片设计中,有许多方法可以用代码模拟电路。研究人员发现了对所有金属碳纳米管都具有强大/不稳定性的不同浇口组合。然后,他们定制了芯片设计程序,以自动学习如何最大限度地减少金属碳纳米管的影响。在设计芯片时,程序只需要利用这些强大的组合。

制作过程

CNFET的制造工艺如下:首先,将溶液中的碳纳米管放置在预先设计的结构的晶片上。然而,一些碳纳米管不可避免地随机组合在一起形成巨大的质量,如意大利面,这会导致芯片污染。

为了清除这种污染,研究人员发明了一种名为RINSE的方法,该方法“通过选择性剥离去除生长的碳纳米管”。在将碳纳米管放置在晶片上之前,对晶片进行预处理并施加试剂以增强碳纳米管的粘附性。然后用特定聚合物包裹晶片,然后浸入溶剂中。该溶剂洗去聚合物并且仅带走大的附聚物。单个碳纳米管不受影响。与类似方法相比,该技术可以将芯片上的颗粒密度降低250倍。

图例:五层芯片的制造工艺。

最后,研究人员解决了CNFET常见的功能问题。二进制计算需要两个晶体管:“N”在1位通过时导通,在0位通过时截止; “P”正好相反。通常,这两种类型的碳纳米管的制造具有挑战性,并且所得到的晶体管性能好坏。为了解决这个问题,研究人员开发了一种名为MIXED的技术,“金属表面工程和静电掺杂交叉”,它可以精确地调整和优化晶体管的功能。

该技术是通过研究人员将特定金属(如铂或钛)附着到每个晶体管以将晶体管修改为P或N类型的事实来实现的。然后,他们使用原子层沉积将CNFET封装在氧化物中,使它们能够根据具体应用定制晶体管的特性。例如,服务器上所需的晶体管必须快速,当然还要耗能。但是在可穿戴或医疗植入设备上,需要更慢,更低功率的晶体管。

这种方法的主要目标是使芯片能够进入实际应用。为此,研究人员现已开始将这些制造工艺应用于硅芯片制造工厂。该研究由国防高级研究计划局(DARPA)资助。虽然没有人能分辨出碳纳米芯片的上市时间,但Shulaker表示这可以在五年内实现。

“我们认为这不是一个可能无法解决的问题,而是一个何时会实现的问题,”他说。

该论文的共同作者Max M. Shulaker说:“这是迄今为止最先进的芯片,它利用了新兴的纳米技术,在性能和能耗方面表现出色。如果我们希望继续取得进展,硅片是有限的在计算方面,碳纳米管是克服硅材料局限性的最有前途的方法。这篇自然纸完全改变了我们使用碳纳米管制造芯片的方式。“

启动对摩尔定律的最终影响

在改进工艺的道路上,新工艺一直很困难,使用新的芯片材料可能是未来的正确方向。几天前,Front Desk Power也在HotChips会议上提出了类似的观点。

“毫无疑问,摩尔定律仍然有效且状况良好。它没有死亡,没有减速,也没有生病。”台积电研发副总裁兼技术研究副总裁Philip Wong在HotChips会议上的一次特别演讲中表示。

台积电认为,就未来的技术路线而言,碳纳米管(1.2纳米规模)和二维层状材料等新方向可以使晶体管更快更小;同时,相变存储器(PRAM),旋转扭矩传递随机存取存储器(STT-RAM)等将直接与处理器封装在一起,以减小数据传输的大小和速度;除了3D堆叠封装技术。

台积电甚至预测,到2050年,晶体管将进入氢原子尺度,或0.1纳米。

参考链接:

本文是机器报告的核心,请联系公众号进行授权。回到搜狐看看更多

负责编辑:

免责声明:本文仅代表作者本人,搜狐是信息发布平台,而搜狐只提供信息存储空间服务。

碳纳米

米管

晶体管

芯片

金属丰

阅读()

BT365博彩

友情链接:
广昌资讯网 版权所有© www.iamfortuju.com 技术支持:广昌资讯网 | 网站地图